5
Atur dan tahan output waktu ketika dilanggar
Pertimbangkan tepi positif dipicu flip flop dengan sinyal input X dengan waktu setup 20 ns dan waktu penahanan 0 ns. Apa yang akan menjadi output? C adalah sinyal clock dengan periode 40 ns. Selama tepi positif ke-6, kita melihat bahwa data (atau X) tidak stabil selama 20 ns (waktu setup) …