Pertanyaan yang diberi tag «vhdl»

VHDL dan Verilog adalah HDL hari ini. Apa keuntungannya bagi seseorang yang tidak memiliki pengalaman dengan HDL sama sekali?

94 vhdl  verilog  hdl 

Saya sudah memiliki pengalaman dengan rangkaian alat FPGA / HDL seperti Xilinx ISE, Lattice Diamond, dll. Alur kerja umum adalah menulis Verilog / VHDL, simulasi, pengujian, dan kemudian pemrograman FPGA. Saya pernah mendengar beberapa orang mengatakan desain ASIC sangat berbeda. Apa saja perangkat yang digunakan untuk dua jenis utama ASIC, …

42 fpga  vhdl  verilog  software  asic 

Dapatkah Anda merekomendasikan implementasi CPU yang dapat dibaca dan edukatif dalam VHDL atau Verilog? Lebih disukai sesuatu yang didokumentasikan dengan baik. PS Saya tahu saya bisa melihatnya opencores, tetapi saya secara khusus tertarik pada hal-hal yang dilihat orang dan menarik. PS2. Maaf tentang tag sial, tetapi sebagai pengguna baru saya …

37 microprocessor  fpga  softcore  verilog  vhdl 

Saya tertarik mempelajari VHDL dan Verilog. Saya bertanya-tanya apakah ada IDE gratis untuk mereka?

29 vhdl  verilog  ide 

Saya membangun penghitung mod-16, dan hasil keluarannya adalah INTEGER (semua contoh yang saya lihat menggunakan INTEGER). Saya membuat dekoder hex-to-7-segment-display, dan inputnya adalah STD_LOGIC_VECTOR (tulis seperti itu karena mudah untuk memetakan tabel kebenaran). Saya ingin menghubungkan output dari penghitung ke input decoder, tapi saya mendapatkan kesalahan 'ketik ketidakcocokan' ketika mencoba …

28 vhdl 

Terkunci . Pertanyaan ini dan jawabannya dikunci karena pertanyaannya di luar topik tetapi memiliki signifikansi historis. Saat ini tidak menerima jawaban atau interaksi baru. Saya mencari sesuatu yang bisa saya mainkan tetapi tidak terlalu banyak menghabiskan uang. Saya tidak berhak mendapatkan diskon akademik, jadi pertimbangkan itu saat membuat saran.

27 fpga  vhdl 

Saya bertanya-tanya apa perbedaan antara komponen suatu entitas. Saya ingin tahu dalam hal apa lebih baik menggunakan komponen daripada entitas. Terima kasih banyak.

25 vhdl  components 

Saya melihat pertanyaan wawancara yang bagus untuk VHDL - membangun sistem yang menerima nomor dan mendeteksi jika dapat dibagi dengan 5 tanpa sisa. Saya mencoba menyelesaikannya dengan mesin negara (saya kira mereka tidak ingin Anda menggunakan mod atau rem ) dan sementara saya memang memiliki kesuksesan awal (angka seperti 5, …

24 vhdl  state-machines 

Tampaknya dunia telah memutuskan bahwa std_logic(dan std_logic_vector) adalah cara default untuk mewakili bit dalam VHDL. Alternatifnya adalah std_ulogic, yang tidak diselesaikan. Ini mengejutkan saya karena biasanya, Anda tidak menggambarkan bus , jadi Anda tidak ingin banyak pengemudi dan Anda tidak perlu menyelesaikan sinyal. Keuntungannya std_ulogicadalah bahwa kompiler memperingatkan Anda sejak …

24 vhdl 

Saya memiliki kursus dalam Desain Digital di semester ini dan sangat menyukainya. Sekarang saya tahu bahwa sebagian besar pekerjaan dalam sistem tertanam dan desain digital dilakukan pada simulator komputer terlebih dahulu dan kemudian diimplementasikan menggunakan perangkat keras. Jadi saya bertanya-tanya bagaimana saya harus belajar tentang HDL. Saya punya beberapa pertanyaan …

24 simulation  vhdl  verilog  hdl 

Saya membaca di suatu tempat bahwa kode VHDL yang buruk dapat menyebabkan kerusakan FPGA. Apakah mungkin untuk merusak FPGA dengan kode VHDL? Kondisi seperti apa yang menyebabkan ini dan apa skenario terburuknya?

22 fpga  vhdl 

Saya harus mempelajari VHDL dari 0 dan saya ingin memiliki opsi yang berjalan di bawah kernel linux, bukan NT / Windows: ada tips? Saya juga sangat menghargai beberapa tautan bagus ke sumber daya VHDL yang bagus untuk pemula, terima kasih.

19 vhdl  ide 

Saat ini saya sedang dalam proses mendesain CPU sederhana dalam VHDL menggunakan Xilinx ISE dan ISIM. Bagian desain berjalan dengan sangat baik, tetapi saya tidak bisa menemukan cara untuk melakukan verifikasi secara konsisten. Saat ini saya memiliki bangku tes VHDL yang saya perbarui untuk menguji fungsi yang sedang saya kerjakan …

18 fpga  vhdl  cpu  test 

Judul ini cukup meringkas pertanyaan saya: Apakah ada lingkungan asli Mac OS X untuk memulai dengan VHDL / FPGA?

18 fpga  vhdl  mac 

Saya agak bingung apakah saya harus menggunakan bilangan bulat di VHDL untuk sinyal dan porta sintesis, dll. Saya menggunakan std_logic di pelabuhan tingkat atas, tetapi secara internal saya telah menggunakan bilangan bulat berkisar di semua tempat. Namun, saya telah menemukan beberapa referensi kepada orang-orang yang mengatakan Anda hanya boleh menggunakan …

17 vhdl  synthesis