Apa gunanya kapasitor decoupling di dekat kapasitor reservoir?

Saya telah melihat beberapa sirkuit di mana kapasitor decoupling digunakan serta kapasitor reservoir, seperti ini (C4 dan C5):

Saya sudah membaca tentang decoupling kapasitor dan bagi saya sepertinya mereka dimaksudkan untuk menghilangkan fluktuasi kecil pada tegangan suplai. Lalu saya berpikir - bukankah itu tujuan dari kapasitor reservoir juga? Mengapa kapasitor reservoir tidak dapat menyaring fluktuasi kecil, jika ia mampu menyaring fluktuasi besar?

Jadi saya merasa memiliki kesalahpahaman mendasar di sini. Apa tujuan dari kapasitor decoupling di sebelah kapasitor reservoir, ketika kita asumsikan kita menempatkan keduanya sama-sama dekat dengan bagian pengkonsumsi daya? Atau apakah satu-satunya keuntungan dari kapasitor decoupling yang lebih kecil dan karena itu dapat dengan mudah ditempatkan lebih dekat ke bagian yang mengkonsumsi daya?

Alasan yang paling mungkin mengapa hal itu dilakukan adalah karena, dalam kehidupan nyata, kapasitor tidak memiliki bandwidth tak terbatas. Secara umum, semakin tinggi kapasitansi kapasitor, semakin sedikit kapasitansi yang dapat bereaksi terhadap frekuensi tinggi, sementara kapasitor bernilai kecil bereaksi lebih baik terhadap frekuensi yang lebih tinggi, seperti terlihat pada grafik di bawah ini. Menggunakan dua kapasitor dengan nilai berbeda secara bersamaan dilakukan hanya untuk meningkatkan respons penyaringan.

Seperti yang Anda katakan, tutup decoupling dan tutup reservoir massal catu daya melayani dua tujuan yang berbeda. Anda benar karena tutup decoupling harus dekat secara fisik dengan konsumen dari kekuatan decoupling. Tutup massal dapat berada di mana saja di jaring daya karena berurusan dengan arus frekuensi rendah.

Namun, asumsi yang salah yang Anda buat adalah menganggap penempatan skematis menyiratkan penempatan fisik. Tidak. Dalam skema yang baik , akan ada beberapa petunjuk untuk penempatan fisik. Dalam hal ini kita tidak dapat mengetahui apakah kapasitor decoupling (C5) secara fisik dekat IC1 (di mana seharusnya) atau tidak.

Secara pribadi saya tidak akan menggambar skema seperti ini untuk alasan ini, dan saya pikir melakukannya tidak bertanggung jawab. Namun, perangkat lunak penangkap skematis akan menghasilkan daftar net yang sama, sehingga detailnya benar-benar sesuai dengan penempatan. Tanpa diagram tata letak papan, Anda tidak bisa mengatakannya. Saya biasanya menggambar tutup decoupling secara fisik dekat dengan bagian mereka untuk memberikan petunjuk bahwa ini adalah apa yang saya maksudkan dan bahwa saya telah memikirkannya. Ini adalah salah satu masalah yang saya sebutkan ketika berbicara tentang cara menggambar skema yang baik di https://electronics.stackexchange.com/a/28255/4512 .

Sayangnya, ada banyak skema buruk di luar sana.

Ketika dua atau lebih kapasitor decoupling dari nilai yang berbeda digunakan secara paralel, perlu dipertimbangkan resonansi paralel yang terjadi antara dua jaringan.

Clayton Paul menggambarkan fenomena ini. Pertimbangkan kopling paralel kapasitor C1, C2, dengan nilai yang berbeda dan C1 >> C2 dengan parasit L1 dan L2 tentang L1 = L2 yang sama (gambar 1.A).

Kami menduga adalah frekuensi di mana kapasitor C1 beresonansi dengan induktor L1, dan frekuensi di mana kapasitor C2 beresonansi dengan induktor L2. $f_1$$f_2$

Di bawah frekuensi kedua jaringan terlihat kapasitif, dan total kapasitansi sama dengan jumlah dari dua kapasitor. Ini meningkatkan (sangat sedikit) decoupling pada frekuensi di bawah .$f_1$$f_1$

Di atas , kedua jaringan terlihat induktif dan induktansi total sama dengan dua induktor secara paralel, atau satu setengah induktansi. Ini meningkatkan decoupling pada frekuensi di atas .$f_2$$f_2$

Pada frekuensi antara resonansi dari dua jaringan ( ), rangkaian ekivalen dari dua jaringan adalah kapasitor secara paralel dengan induktor, seperti yang ditunjukkan pada gambar 1.b (sirkuit resonansi paralel). Ini menghasilkan resonansi (gambar 2), yang menjadi masalah ketika toleransi komponen lebih dari 50%.$f_1 < f < f_2$

Oleh karena itu, kita dapat menyimpulkan bahwa decoupling akan ditingkatkan pada frekuensi di atas (dan di bawah) frekuensi di mana kedua jaringan kapasitor beresonansi.
Decoupling sebenarnya akan lebih buruk pada beberapa frekuensi antara dua frekuensi resonansi ini, karena lonjakan impedansi yang disebabkan oleh jaringan resonansi paralel, yang buruk.

Perbedaan utama dalam kapasitor kecil dan kapasitor elektrolitik besar adalah respons frekuensi mereka. Kapasitor elektrolit memiliki spesifikasi yang buruk untuk frekuensi yang lebih tinggi dan akhirnya mungkin gagal karena ditekan oleh kebisingan frekuensi tinggi. Pada gilirannya, frekuensi tinggi yang hanya disaring sebagian kapasitor elektrolitik, mungkin berada di kisaran atas penguat Anda.

Kapasitor kecil dengan mudah menyaring kebisingan frekuensi tinggi, tetapi tentu saja memiliki sedikit efek ketika datang ke penyaringan riak catu daya frekuensi rendah.

Tidak semua kapasitor dibuat sama ... Kapasitor besar yang lebih besar tidak dapat merespons dengan cepat karena ESR dan ESL (Perlawanan Seri Setara dan Induktansi) yang bergantung pada peningkatannya.

Tentu saja ada kemampuan untuk mendekati seperti yang Anda sebutkan, tetapi secara umum skema yang baik akan memiliki kapasitansi lebih besar, lebih lambat dan lebih besar semakin jauh Anda menjauh dari sirkuit. frekuensi yang sesuai yang perlu ditangani juga turun, jika dilakukan dengan benar.

Apa yang membatasi kapasitansi decoupling kecil adalah resonansi diri dari topi itu sendiri dan induktansi dari kabel ikatan dalam paket (sekali lagi tergantung pada paket).

Skema penskalaan hierarkis ini berlanjut di dalam IC dengan node kritis memiliki kapasitor lokal untuk peristiwa frekuensi yang lebih tinggi. Tentu saja topi ini di bagian dalam adalah yang paling mahal dan terkecil dari semuanya.