Pertanyaan yang diberi tag «hdl»

Saya telah melihat-lihat beberapa web pabrikan ASIC, tetapi saya belum menemukan angka yang sebenarnya. Saya berasumsi akan ada biaya tetap yang terkait dengan pembuatan topeng dan semacamnya dan kemudian akan ada biaya per unit. Catatan: bahwa saya sebenarnya tidak ingin ASIC dibuat, saya hanya ingin tahu.

157 hdl  manufacturing  asic 

VHDL dan Verilog adalah HDL hari ini. Apa keuntungannya bagi seseorang yang tidak memiliki pengalaman dengan HDL sama sekali?

94 vhdl  verilog  hdl 

Apa perbedaan utama antara RTL dan HDL? Sejujurnya saya mencari / meng-google-kannya, tetapi orang-orang terbagi dalam pendapat mereka. Saya ingat seseorang mengatakan bahwa HDL adalah bahasa komputer yang digunakan untuk menggambarkan sirkuit digital dan ketika disintesis, maka itu dianggap RTL.

24 fpga  hdl  rtl 

Saya memiliki kursus dalam Desain Digital di semester ini dan sangat menyukainya. Sekarang saya tahu bahwa sebagian besar pekerjaan dalam sistem tertanam dan desain digital dilakukan pada simulator komputer terlebih dahulu dan kemudian diimplementasikan menggunakan perangkat keras. Jadi saya bertanya-tanya bagaimana saya harus belajar tentang HDL. Saya punya beberapa pertanyaan …

24 simulation  vhdl  verilog  hdl 

Kompiler saya mengeluh tentang kait yang disimpulkan dalam loop kombinatorial saya ( always @(*), dalam Verilog). Saya juga diberitahu bahwa kait yang disimpulkan sebaiknya dihindari. Apa sebenarnya yang salah dengan kait yang disimpulkan? Mereka tentu membuat loop kombinatorial lebih mudah untuk ditulis.

22 verilog  hdl  latch 

Dari apa yang saya mengerti, proses pemrograman FPGA terdiri dari dua bagian: Encode deskripsi perangkat keras ke dalam bit yang dapat dimengerti oleh FPGA (mis. Tulis beberapa HDL dan kompilasi) Muat HDL yang dikompilasi ke dalam FPGA. Pertanyaan saya adalah: "Apa yang dilakukan FPGA dengan HDL yang dikompilasi?". Saat ini, …

13 fpga  hdl 

Saya berasal dari latar belakang pemrograman dan tidak terlalu banyak bermain-main dengan perangkat keras atau firmware (paling sedikit elektronik dan Arduino). Apa motivasi dalam menggunakan bahasa deskripsi perangkat keras (HDL) seperti Verilog dan VHDL di atas bahasa pemrograman seperti C atau Majelis? Apakah masalah ini memang masalah pilihan? Saya membaca …

12 verilog  embedded  hdl  firmware 

Di dunia FPGA, apa sebenarnya batasan jalur salah untuk kompiler HDL? Mengapa ini bermanfaat?

10 fpga  timing  hdl 

Dapatkah seseorang memberi tahu saya apa perbedaan antara RTL dan kode Verilog perilaku? Apakah ada batas demarkasi yang jelas antara desain pada kedua level ini?

10 digital-logic  verilog  vhdl  hdl 

Saat ini saya terlibat dalam proyek universitas untuk mengimplementasikan prosesor dari set instruksi yang ada. Idenya adalah bahwa pada akhir proyek saya harus dapat mensintesis desain ini dan menjalankannya dalam FPGA. Semuanya berjalan dengan baik sejauh ini, saya mulai mengimplementasikan desain di Verilog HDL beberapa hari yang lalu dan membuat …

9 verilog  vhdl  design  hdl  systemc 

Saya baru mengenal FPGA dan saat ini mengambil kelas HDL (Verilog khususnya). Saya memiliki pengetahuan yang cukup dalam desain digital seperti rangkaian kombinasional dan sekuensial. Saya ingin membuat proyek yang mirip dengan yang ditampilkan di video YouTube ini . Saya juga tahu bahwa Xilinx ISE dapat memproses sinyal logika dan …

9 fpga  hdl