Pertanyaan yang diberi tag «fpga»

Saya mencari untuk menerapkan kunci fase dalam FPGA tanpa menggunakan komponen eksternal (selain ADC). Untuk kesederhanaan, penguncian ke pulsa biner sederhana sudah memadai. Frekuensi sinyal ~ 0,1-1% dari jam. Saya tidak dapat menggunakan jam PLL onboard, karena mereka biasanya: Tidak dapat dikonfigurasi (ditetapkan saat sintesis). Gelisah. Jangan mendukung frekuensi yang …

9 fpga  dsp  pll 

Saya terkejut dan sedikit terkejut dengan menemukan bahwa tidak ada alat mapan yang tepat untuk merancang dan membuat prototipe sirkuit asinkron. Saya terus mencari menggunakan google dan cara lain untuk menemukan metode yang baik untuk merancang rangkaian asinkron VLSI, tetapi sejauh ini pencarian gagal menghasilkan jawaban. Ada beberapa alat yang …

9 fpga  vlsi  eda 

Saya baru saja mulai belajar desain logika digital dengan FPGA, dan telah membangun banyak proyek. Sebagian besar waktu (karena saya semacam noob), saya memiliki desain yang mensimulasikan dengan sempurna (simulasi perilaku) tetapi tidak mensintesis dengan benar. Jadi, pertanyaan saya adalah "langkah-langkah desain apa yang dapat saya sertakan dalam alur kerja …

9 digital-logic  fpga  design  xilinx  synthesis 

Saya berencana untuk merancang PCB FPGA khusus. PCB akan berisi sensor. Saya perlu membaca output dari sensor dan memprosesnya di prosesor. Saya telah menyelesaikan banyak proyek menggunakan FPGA, tetapi ini akan menjadi desain khusus pertama saya di mana saya perlu mempertimbangkan konfigurasi perangkat keras juga. Saya telah melakukan penelitian akhir-akhir …

9 pcb  fpga  design 

Saya baru mengenal FPGA dan saat ini mengambil kelas HDL (Verilog khususnya). Saya memiliki pengetahuan yang cukup dalam desain digital seperti rangkaian kombinasional dan sekuensial. Saya ingin membuat proyek yang mirip dengan yang ditampilkan di video YouTube ini . Saya juga tahu bahwa Xilinx ISE dapat memproses sinyal logika dan …

9 fpga  hdl 

Saya sedang bekerja untuk meningkatkan dan membersihkan desain FPGA besar yang sudah fungsional yang memiliki bus data 64 bit. Salah satu pertanyaan yang muncul adalah, "haruskah kita mentransisikan semua bus kita ke AXI4Lite / APB, atau haruskah kita meninggalkannya apa adanya?" Beberapa AXI4Lite dan beberapa APB. Orang-orang di tim AXI4Lite …

8 fpga  vhdl  interface  hardware  bus 

Saya tahu bahwa kombinasi FPGA-DSP biasanya digunakan untuk elektronik / ultrasound / MRI / etc. Apakah mungkin untuk soft-prosesor untuk sepenuhnya menggantikan DSP bahkan pada FPGA kelas bawah seperti Spartan 3/6? Ditambahkan: Apa yang akan menjadi alasan untuk memiliki beberapa prosesor softcore dalam satu FPGA?

8 fpga  processor  microblaze  softcore 

Mengingat saya membuat arsitektur untuk melakukan beberapa hal tertentu, tulis dalam vhdl, misalnya. Bisakah saya 'membakarnya' dalam chip FPGA, selamanya? Atau bagaimana saya harus melakukannya, melindungi properti intelektual mengetahui fakta bahwa itu dapat dibaca dari memori flash serial?

8 fpga 

Saat menulis Verilog, saya menggunakan berbagai "linter" yang akan memberikan kesalahan dan peringatan. Ini adalah simulator saya (ModelSim), kompiler saya (Quartus II), bersama dengan linter (Verilator). Bersama-sama, saya memiliki cakupan yang baik untuk perangkap umum, seperti ketidakcocokan ukuran bus dan kait disimpulkan. Sayangnya, tidak satu pun dari tiga alat mendeteksi …

8 fpga  verilog 

Saya menemukan papan FPGA yang saya sukai. Ini menggunakan Xilinx Spartan 6 LX45. Ketika saya pergi ke lembar data untuk seri 6 Spartan , hanya mengatakan bahwa ada 43.661 sel logika. Berapa banyak gerbang yang disamakan dengan itu? Atau di sana, bagaimana saya mencari tahu jumlah gerbang total dari jumlah …

8 digital-logic  fpga  xilinx  spartan 

Saat menggunakan FPGA biasa seperti Xilinx Spartan 3 atau Virtex 5, berapa banyak siklus yang dibutuhkan untuk melakukan perkalian penggandaan atau pembagian 64-bit floating-point 64-bit? Sejauh yang saya mengerti, FPGA tidak memiliki FPU keras dan Anda perlu membuatnya menggunakan perpustakaan IEEE standar atau bahan lainnya. Ini berarti bahwa itu tidak …

8 fpga  xilinx  math  spartan  floating-point 

Saya telah bekerja dengan MCU sejak tahun 90-an, dan saya baru-baru ini berkelana ke panggung FPGA dengan chip seri Spartan6 dari Xilinx. Dengan asumsi desain otomatisasi pabrik sederhana dengan sensor dan motor, dan beberapa kecerdasan untuk menghubungkan semuanya, pada jenis perangkat apa saya dapat menyelesaikan desain lebih cepat dan lebih …

8 microcontroller  fpga  xilinx  development  spartan 

Saya mengalami masalah membuat desain FPGA yang relatif sederhana (untuk Altera Cyclone IV) memenuhi waktu untuk logika yang digerakkan oleh clock 250 MHz. Ini membuat saya bertanya-tanya bagaimana mikroprosesor komersial (seperti Intel Core i7) mengelola untuk memenuhi waktu pada frekuensi clock lebih dari urutan besarnya lebih tinggi. Bagaimana mikroprosesor komersial …

8 fpga  microprocessor  timing 

Dua pertanyaan. Saya memiliki Xilinx Spartan 6 FPGA yang hanya memiliki seluk beluk HDMI. Apakah ada semacam panduan atau kode pra-tertulis yang dapat saya gunakan untuk mulai mengirim gambar ke layar? Saya tidak tahu bagaimana memulainya dan saya belum dapat menemukan sumber daya. Kedua, alasan saya melakukan ini adalah karena …

8 fpga  adapter  vga  hdmi 

Saya memiliki papan Altera DE2 dan mencoba menggambar sprite. Saya mengalami masalah dalam menerapkan buffer layar. Saya memiliki entitas tampilan yang pada tingkat 25 MHZ menghasilkan piksel untuk tampilan vga. Saya berharap untuk mengimplementasikan buffer di SDRAM. Ide aslinya adalah memuat piksel piksel berikutnya dengan kecepatan 25 MHZ dari SDRAM. …

8 fpga  vhdl  vga  buffer