Pertanyaan yang diberi tag «pll»

Phase Locked Loops (PLL) dan Delay Locked Loops (DLL) digunakan dalam berbagai aplikasi tetapi belum ada diskusi yang menonjol tentang aspek-aspek utama dari sirkuit ini, bagaimana mereka beroperasi, dalam aplikasi apa mereka mungkin digunakan, perbandingan antara dua sirkuit dan mengapa satu harus digunakan vs. yang lain.

25 pll  dll 

Saya punya pertanyaan tentang PLL. Tujuan PLL adalah untuk mendapatkan dua sinyal dengan frekuensi yang sama (bisa ada pergeseran fase, seperti yang saya mengerti). Jadi, dalam hal ini, mengapa Anda menggunakan detektor fase untuk membandingkan fase, dan TIDAK hanya membandingkan frekuensi? Terima kasih

17 pll 

Saya membaca artikel itu Google menginginkan spektrum nirkabel AS untuk Internet berbasis balon . Dikatakan menggunakan spektrum frekuensi lebih dari 24 GHz untuk komunikasi. Apakah mungkin untuk menghasilkan frekuensi tinggi dengan menggunakan kristal piezoelektrik? Atau apakah mereka menggunakan pengganda frekuensi PLL ? Sekalipun dimungkinkan untuk menghasilkan sinyal frekuensi tinggi itu, …

15 rf  communication  frequency  digital-communications  pll 

Saya baru-baru ini menemukan prosesor STM dengan 2 osilator di sirkuit - saya kira satu untuk operasi kecepatan tinggi dan yang lainnya untuk daya rendah. Untuk sesuatu seperti prosesor desktop di mana kecepatan jam dapat diubah ke frekuensi yang diinginkan (sesuai alasan) - bagaimana cara melakukannya secara fisik ?

12 microcontroller  oscillator  clock  microprocessor  pll 

Apa yang diwakili oleh pesanan PLL? Apa kerugiannya agar order 1 & 2 PLL memenuhi pesanan 3? Bagaimana memilih jenis PLL untuk aplikasi seperti demodulator QPSK?

10 pll 

Synthesizer frekuensi, seperti Analog's ADF411x sering memiliki prescaler dalam PLL mereka yang membaginya dengan 16/17, 32/33 atau 64/65? Untuk apa nilai 2 ^ N + 1 digunakan?

9 pll  synthesizer 

Saya mencari untuk menerapkan kunci fase dalam FPGA tanpa menggunakan komponen eksternal (selain ADC). Untuk kesederhanaan, penguncian ke pulsa biner sederhana sudah memadai. Frekuensi sinyal ~ 0,1-1% dari jam. Saya tidak dapat menggunakan jam PLL onboard, karena mereka biasanya: Tidak dapat dikonfigurasi (ditetapkan saat sintesis). Gelisah. Jangan mendukung frekuensi yang …

9 fpga  dsp  pll 

Saya bermaksud menggunakan IC yang memerlukan input jam 14,3MHz, tetapi ingin mengendarainya dari sumber 10MHz yang stabil - berasal dari GPS. Bagaimana cara mengubah jam 10MHz menjadi 14,3MHz yang dibutuhkan IC?

8 clock  pll 

Saya telah menggunakan FPGA Altera dari tahun lalu dan saya ingin tahu bagaimana PLL di dalam bekerja. Terutama, benar-benar memiliki jenis sirkuit analog di dalam untuk mengukur fase-offset antara VCO dan sinyal eksternal? Potongan cantik ini sangat dapat diandalkan sepanjang rentang freq yang luas (saat ini 100MHz dan bahkan lebih …

8 fpga  pll